

Vordiplomsprüfung Informatik II
Wintersemester 1999/2000

Rechnerstrukturen

Matrikelnummer: _____

Name: _____

Vorname: _____

- Die mit **(***)** gekennzeichneten Aufgaben gehen leicht über das hinaus, was in der Vorlesung bzw. den Übungen behandelt wurde. Sind Sie sich nicht sicher, daß Sie schnell eine Lösung für diese Aufgaben finden, sollten Sie diese Aufgaben bis zum Schluß aufheben.
- Am Ende der Klausur finden Sie drei Blätter, die Sie zusätzlich für Ihre Lösungen verwenden können.

Nr.	Punkte	erreichte Punktzahl	Korrigiert von
1	25		
2	11		
3	14		
4	11		
5	20		
6	19		
Gesamt	100		

Aufgabe 1: Zum Aufwärmen (20 Punkte)

(a) Wie unterscheiden sich RISC-Rechner von CISC-Rechner? (2 P.)

(b) In Von-Neumann-Rechnern haben wir das Zwei-Phasen-Konzept der Befehlsverarbeitung kennengelernt. Welches sind diese zwei Phasen und was wird darin jeweils gemacht? (2 P.)

(c) Beschreiben Sie die Klassifikation von Flynn. Insbesondere erklären Sie die Abkürzungen SISD, SIMD und MIMD. (4 P.)

(d) Konvertieren Sie die folgenden Zahlen. Jede Ziffer steht dafür für eine Stelle.

(i) $(219)_{11}$ ins Dezimalsystem; (1 P.)

(ii) $(338)_{13}$ ins Hexadezimalsystem; (1 P.)


(iii) $(-2234)_{10}$ ins 10er-Komplement zur Basis 10 mit 5 Stellen;

(2 P.)

(e) Stellen Sie 22.6875 als normalisierte Fließkommazahl zur Basis 2 im Dualsystem dar. Die Mantisse habe dabei eine Länge von 16 Bit, der Exponent von 8 Bit (Herleitung nicht nötig). **(3 P.)**

(f) Welche Ungleichheit gilt immer für die *normalisierte* Darstellung von Gleitkommazahlen $\pm m \cdot b^{\pm d}$? **(2 P.)**

- (g) Wir betrachten das Carry-Select-Addiernetz in der nachfolgenden Abbildung. Was wird in den Blöcken **-1-**, **-2-**, **-3-** und **-4-** jeweils berechnet? Was ist der Hauptvorteil dieses Addiernetzes? (8 P.)



Bitte schreiben Sie deutlich!

Aufgabe 2: Boole'sche Funktionen (12 Punkte)

Wir betrachten Boole'sche Funktionen der Form $f : B^n \rightarrow B$. In dieser Zusammenhang:

(a) Was ist ein einschlägiger Index? (2 P.)

(b) Was ist ein Minterm? (2 P.)

(c) Wie sieht die disjunktive Normalform (DNF) einer Boole'schen Funktion aus? (1 P.)


(d) Wann nennt man eine Menge $\mathcal{B} = \{f_1, \dots, f_i\}$ von Boole'schen Funktionen funktional vollständig (in eigenen Worten)? (2 P.)

(e) Ist $\{+\}$ funktional vollständig? Begründen Sie Ihre Antwort.

(4 P.)

Aufgabe 3: BDDs (14 Punkte)

Gegeben sei das folgende BDD B :



- (a) Geben sie in der Funktionstabelle an, welche Boole'sche Funktion f_{BDD} durch das BDD beschrieben wird.

	x_1	x_2	x_3	x_4	$f_{BDD}(x_1, x_2, x_3, x_4)$		x_1	x_2	x_3	x_4	$f_{BDD}(x_1, x_2, x_3, x_4)$
0	0	0	0	0			8	1	0	0	0
1	0	0	0	1			9	1	0	0	1
2	0	0	1	0			10	1	0	1	0
3	0	0	1	1			11	1	0	1	1
4	0	1	0	0			12	1	1	0	0
5	0	1	0	1			13	1	1	0	1
6	0	1	1	0			14	1	1	1	0
7	0	1	1	1			15	1	1	1	1

(4 P.)

- (b) Wie Sie sicher bemerkt haben, ist $f_{BDD}(0, 1, 0, 0) = 0$. Wir definieren nun die Boole'sche Funktion f' so, daß $f'(x_1, x_2, x_3, x_4) = f_{BDD}(x_1, x_2, x_3, x_4)$ für alle $(x_1, x_2, x_3, x_4) \neq (0, 1, 0, 0)$ und $f'(0, 1, 0, 0) = 1$. Modifizieren Sie das oben angegebene BDD B so, daß es f' repräsentiert und weiterhin minimal ist. Skizzieren Sie Ihre Lösung. **(4 P.)**

- (c) (***) Auf welche einfache Art läßt sich ein BDD wie z.B. B so modifizieren, daß es die inverse Funktion \overline{f}_{BDD} repräsentiert? **(4 P.)**

- (d) (***) Modifizieren Sie das oben gegebene BDD B nach ihrer Methode, so daß es \overline{f}_{BDD} repräsentiert. Skizzieren Sie Ihre Lösung. **(2 P.)**

Aufgabe 4: Ringzähler (14 Punkte)

Entwerfen Sie einen 3-bit binären Ringzähler, der folgenden Zahlenzyklus generiert: 0–7–1–6–2–5–3–4–0–7–1–6– usw.

- (a) Vervollständigen Sie dazu die folgende Funktionstabelle:


(2 P.)

Eingaben				Ausgaben			
x	x_2	x_1	x_0	y	y_2	y_1	y_0
0	0	0	0				
1	0	0	1				
2	0	1	0				
3	0	1	1				
4	1	0	0				
5	1	0	1				
6	1	1	0				
7	1	1	1				


- (b) Minimieren Sie die 3 benötigten Schaltnetze mit dem Verfahren von Karnaugh. Tragen Sie Ihre Lösung in die unten angegebene Diagramme ein! Geben Sie auch explizit die minimierten Funktionen an!

(6 P.)


y_0 :



y_1 :




y_2 :



- (c) Implementieren Sie diesen Ringzähler mit Hilfe eines PLAs und Delays. Vervollständigen Sie dazu die Abbildung auf Seite 9 oben:

(3 P.)



Aufgabe 5: Assembler (20 Punkte)

- (a) Wann nennen wir einen Assembler-Befehlsatz orthogonal? (2 P.)

- (b) Der größte gemeinsame Teiler von zwei positiven natürlichen Zahlen x und y , notiert als $\text{ggt}(x, y)$, kann durch folgende rekursive Definition charakterisiert werden (wir nehmen an, daß $x, y > 0$):

```
ggt(x, y) := if (x = y) then x
              else if (x < y) then ggt(x, y-x)
              else   ggt(x-y, y);
```

Der $\text{ggt}(x, y)$ kann sehr einfach iterativ berechnet werden. Bitte kompletieren Sie folgenden Programmabschnitt so, daß nach Ablauf der **while**-Schleife x und y den Wert des ggt 's haben:

```
while (      )
do
  if (      ) then
  else
end;
```

(4 P.)

- (c) Auf Seite 12 ist der Rahmen einer Assembler-Prozedur gegeben. Wofür dienen die **SAVE** und **RESTORE** Anweisungen, die dort vorgegeben wurden? (2 P.)

- (d) Wo wird die Return-Adresse zum aufrufenden Programm gespeichert? (2 P.)

- (e) Implementieren Sie jetzt eine WE32000 Assemblerprozedur, die iterativ den Wert $ggt(x, y)$ berechnet, wobei x in %r0 und y in %r1 abgelegt ist. Das Ergebnis soll in eine Speicherzelle geschrieben werden, deren Adresse in %r2 steht.

Benutzen Sie für diese Aufgabe das Lösungsblatt auf Seite 12 und kommentieren Sie die von Ihnen zugefügte Programmzeilen hinter dem #-Zeichen. Behalten Sie insbesondere die vorgegebenen Labels bei. Auf Seite 13 finden Sie eine Zusammenfassung der wichtigsten Assembler-Befehle.

Beachten Sie bitte, daß auf der Lösungsseite mehr Zeilen zwischen den Labels freigelassen wurden, als Sie vermutlich brauchen werden. **(10 P.)**

Lösungsblatt für Aufgabe 4 (c):


hier Befehlsreferenz

Aufgabe 6: Schaltwerke (20 Punkte)

Die Fibonacci-Zahlen $fib(n)$ werden nach der rekursiven Formel

$$fib(n) := fib(n - 1) + fib(n - 2)$$

berechnet, mit $n \in \mathbb{N}$, $n \geq 2$, $fib(0) = 0$ und $fib(1) = 1$. Ein einfaches Schaltwerk für fib sieht folgendermassen aus:



Es gibt drei Register mit m bit. Diese Register sind aus den bekannten Delays zusammengesetzt. Die Register werden beim Start mit bestimmten Werten initialisiert: Register N wird auf n gesetzt und gibt an, daß $fib(n)$ berechnet werden soll. Register R_0 enthält $fib(0) = 0$, Register R_1 $fib(1) = 1$.

Weiterhin gibt es einen Addierer und Zähler C . Letzterer ist mit 0 initialisiert und zählt mit jedem Takt einen Schritt aufwärts. Die Berechnung stoppt, wenn $C = N$. Es wird also $fib(N + 2)$ berechnet.

Die Daten von Register R_0 und R_1 werden in den Addierer übernommen und addiert. **Für den Moment** nehmen wir an, daß die Addition verzögerungsfrei abläuft, d.h. das Ergebnis steht sofort, nachdem sich die Eingabeparameter geändert hat, zur Verfügung. Mit dem nächsten Taktimpuls wird das Ergebnis in R_0 oder R_1 zurückgeschrieben. Die Auswahl trifft das Schaltnetz Selektor, und zwar abhängig vom niedrigwertigsten Bit von C , C_0 .

Die Takt-Leitungen sind für diese Aufgabe wichtig und deswegen als gestrichelte Linien eingezeichnet.

- (a) Der Selektor dient dazu, das Additionsergebnis in das richtige Register zurückzuschreiben. Entwerfen Sie ein Schaltnetz für diesen Selektor. Diese Aufgabe wird nicht durch einen Demultiplexer gelöst, denn es ist wichtig, daß das Register, in das *nicht* geschrieben wird, seinen alten Wert behält. Ein Register behält seinen Wert, solange es keinen Taktimpuls empfängt. **(8 P.)**

Lösung Aufgabe 6 (a)

(b) (***) Nehmen wir nun an, daß der Addierer mehrere Taktzyklen (deren Anzahl nicht feststeht, wie z.B. beim von-Neuman-Addierer) braucht, um sein Ergebnis zu liefern. Somit muß das restliche Schaltwerk auf das Ergebnis des Addierers warten bevor fortgefahren werden kann. Der Addierer habe folgende Steuerleitungen:



- Reset-Eingang R : Wird diese Leitung für einen Taktzyklus auf 1 gesetzt, so übernimmt der Addierer die an den Eingängen anliegenden Operanden und beginnt mit der Addition.
- Ausgang S : dieser Ausgang wird für einen Taktzyklus auf 1 gesetzt, wenn der Addierer mit seiner Berechnung fertig ist.

Entwerfen Sie ein Schaltnetz SE, das die Steuerung von Addierer und dem restlichen Schaltwerk übernimmt. Sie benötigen nur ein Delay und ein UND-Gatter!

- (i) Zeichnen sie Ihr Schaltnetz auf Seite 16(oben) auf. (8 P.)
- (ii) Fügen sie in der auf Seite 17 vorgegebenen Skizze die von ihnen benötigten Steuerleitungen von und zur Steuereinheit ein. (3 P.)

Lösung Aufgabe 6 (b) (i)

Lösung Aufgabe 6 (b) (ii)



Bitte schreiben Sie deutlich!

Bitte schreiben Sie deutlich!