

## 1. Schaltfunktionen und ihre Darstellung

- Zahlendarstellungen
- Boolesche Algebra
- Schaltfunktionen und Boolesche Funktionen
- Schaltnetze

## Zahlendarstellungen

### Endliches Alphabet:

z.B. im Dezimalsystem:  $\Sigma_{10} = \{0, 1, 2, \dots, 9\}$

**allgemein:**  $\Sigma_b = \{0, 1, 2, \dots, b-1\}$ , wobei  $b$  **Basis** genannt wird

$b$ -adische Zahlen mit **endlicher Wortlänge**  $n$ :  $\Sigma_b^n$

**Beispiel:**  $00456 \in \Sigma_{10}^5$ .

wichtige Zahlensysteme in der Informatik:

**Dual-/Binärsystem:**  $\Sigma_2 = \{0, 1\}$

**Oktalsystem:**  $\Sigma_8 = \{0, 1, 2, \dots, 7\}$

**Hexadezimalsystem:**  $\Sigma_{16} = \{0, 1, 2, \dots, 9, A, \dots, F\}$

## $b$ -adische Darstellung natürlicher Zahlen

Sei  $b \in \mathbf{N}$  mit  $b > 1$ . Dann ist jede natürliche Zahl  $z$  mit  $0 \leq z \leq b^n - 1$  (und  $n \in \mathbf{N}$ ) eindeutig als Wort der Länge  $n$  über  $\Sigma_b$  darstellbar durch

$$z = \sum_{i=0}^{n-1} z_i b^i$$

mit  $z_i \in \Sigma_b = \{0, \dots, b-1\}$  für  $i = 0, \dots, n-1$ .

Als vereinfachende Schreibweise ist dabei die folgende

**Zifferschreibweise** üblich:

$$z = (z_{n-1}z_{n-2} \dots z_1z_0)_b$$

Wichtiger Spezialfall:  $b = 2$  (“**Dualdarstellung**” natürlicher Zahlen)

## Boolesche Algebra

Erklärt man auf  $B$  drei Verknüpfungen wie folgt: Seien  $x, y \in B$ :

$$x \cup y := \text{Max}(x, y)$$

$$x \cap y := \text{Min}(x, y)$$

$$\bar{x} := 1 - x$$


so ist  $(B, \cup, \cap, \bar{\phantom{x}})$  eine **Boolesche Algebra**, d.h. ein distributiver, komplementärer Verband, in welchem es ein kleinstes ( $0$ ) und ein größtes ( $1$ ) Element gibt.

## Gesetze einer Booleschen Algebra

- (a) **Kommutativgesetz:**  $x \cup y = y \cup x$ ,  $x \cap y = y \cap x$
- (b) **Assoziativgesetz:**  
 $(x \cup y) \cup z = x \cup (y \cup z)$ ,  $(x \cap y) \cap z = x \cap (y \cap z)$
- (c) **Verschmelzungsgesetze:**  $(x \cup y) \cap x = x$ ,  $(x \cap y) \cup x = x$
- (d) **Distributivgesetz:**  
 $x \cap (y \cup z) = (x \cap y) \cup (x \cap z)$ ,  $x \cup (y \cap z) = (x \cup y) \cap (x \cup z)$
- (e) **Komplementgesetz:**  $x \cup (y \cap \bar{y}) = x$ ,  $x \cap (y \cup \bar{y}) = x$
- (f)  $x \cup 0 = x$ ,  $x \cap 0 = 0$ ,  $x \cap 1 = x$ ,  $x \cup 1 = 1$
- (g) **de Morgansche Regeln:**  $\overline{x \cup y} = \bar{x} \cap \bar{y}$ ,  $\overline{x \cap y} = \bar{x} \cup \bar{y}$
- (h)  $x = x \cup x = x \cap x = \bar{\bar{x}}$

## Weitere Beispiele

- Existenz eines Euler-Kreises in einem Graphen mit 5 Knoten



- Existenz eines Hamilton-Kreises in einem Graphen mit 250 Punkten

## Schaltfunktionen



**Definition:** Seien  $n, m \in \mathbb{N}$ ,  $n, m \geq 1$ . Dann heißt eine Funktion  $\mathcal{F} : B^n \rightarrow B^m$  **Schaltfunktion**.

**Beispiele:**

- Addition von zwei 16-stelligen Dualzahlen
- Multiplikation von zwei 16-stelligen Dualzahlen
- Sortieren von 30 16-stelligen Dualzahlen
- Primzahltest

## Boolesche Funktionen

Eine Schaltfunktion  $f : B^n \rightarrow B$  heißt ( $n$ -stellige) **Boolesche Funktion**.

**Zusammenhang zu Schaltfunktionen:**

Sei  $\mathcal{F} : B^n \rightarrow B^m$  mit  $\mathcal{F}(x_1, \dots, x_n) = (y_1, \dots, y_m)$ . Setzt man für jedes  $i \in \{1, \dots, m\}$

$$f_i : B^n \rightarrow B,$$

def. durch

$$f_i(x_1, \dots, x_n) = y_i,$$

so ist  $\mathcal{F}$  wie folgt darstellbar:

$$\mathcal{F}(x_1, \dots, x_n) = (f_1(x_1 \dots x_n), f_2(x_1 \dots x_n), \dots, f_m(x_1 \dots x_n))$$

für alle  $x_1, \dots, x_n \in B$ .

## 1-stellige Boolesche Funktionen

$x$	$f_0(x)$	$f_1(x)$	$f_2(x)$	$f_3(x)$
0	0	0	1	1
1	0	1	0	1

Es gilt:  $f_0(x) \equiv 0$ ,  $f_1(x) = x$ ,  $f_2(x) = \bar{x}$ ,  $f_3(x) \equiv 1$

## 2-stellige Boolesche Funktionen II

(1)	$\bar{x} + \bar{y}$	$\bar{y}$	$x + \bar{y}$	$\bar{x}$	$\bar{x} + y$	$\bar{x} \cdot \bar{y}$	$x + \bar{x}$
(2)	1-Max	$\equiv$	$1 - y$	$\geq$	$1 - x$	1-Min	$\equiv 1$
(3)	NOR	$\leftrightarrow$	$\neg y$	$\leftarrow$	$\neg x$	NAND	
$x$	$y$	$f_8$	$f_9$	$f_{10}$	$f_{11}$	$f_{12}$	$f_{13}$
0	0	1	1	1	1	1	1
0	1	0	0	0	1	1	1
1	0	0	0	1	0	0	1
1	1	0	1	1	0	0	1

## 2-stellige Boolesche Funktionen I

(1)	$x \cdot \bar{x}$	$x \cdot y$	$x \cdot \bar{y}$	$x$	$\bar{x} \cdot y$	$y$	$\leftrightarrow$	$x + y$
(2)	$\equiv 0$	Min	$>$	$x$	$<$	$y$	$\neq$	Max
(3)		$\wedge$	$\leftrightarrow$	$x$	$\leftarrow$	$y$	$\leftrightarrow$	$\vee$
$x$	$y$	$f_0$	$f_1$	$f_2$	$f_3$	$f_4$	$f_5$	$f_6$
0	0	0	0	0	0	0	0	0
0	1	0	0	0	1	1	1	1
1	0	0	0	1	1	0	1	1
1	1	0	1	0	1	0	1	0

## Beispielfunktion

Sei  $f : B^3 \rightarrow B$  gegeben durch

$i$	$x_1$	$x_2$	$x_3$	$f(x_1, x_2, x_3)$
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1

**Minterme** (z.B.)

$$m_3(x_1, x_2, x_3) = \bar{x}_1 \cdot x_2 \cdot x_3,$$

$$m_4(x_1, x_2, x_3) = x_1 \cdot \bar{x}_2 \cdot \bar{x}_3$$

## Darstellungssatz für Boolesche Funktionen

Jede Boolesche Funktion  $f : B^n \rightarrow B$  ist eindeutig darstellbar als **Summe der Minterme ihrer einschlägigen Indizes**, d.h.

ist  $I \subseteq \{0, \dots, 2^n - 1\}$  die Menge der einschlägigen Indizes von  $f$ , so gilt

$$f = \sum_{i \in I} m_i,$$

und keine andere Minterm-Summe stellt  $f$  dar.

## Grundbausteine zur Realisierung Boolescher Funktionen

Funktion	Unser Symbol	IEEE-Symbol
Negation (Komplement-Gatter)		
Addition (Oder-Gatter)		
Multiplikation (Und-Gatter)		

## Beispiel (Forts.)


**DNF:**

$$\begin{aligned} f(x_1, x_2, x_3) &= m_3 + m_5 + m_7 \\ &= \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 \end{aligned}$$

**KNF:**


$$\begin{aligned} f(x_1 x_2 x_3) &= M_0 \cdot M_1 \cdot M_2 \cdot M_4 \cdot M_6 \\ &= (x_1 + x_2 + x_3) \cdot (x_1 + x_2 + \bar{x}_3) \cdot (x_1 + \bar{x}_2 + x_3) \\ &\quad \cdot (\bar{x}_1 + x_2 + x_3) \cdot (\bar{x}_1 + \bar{x}_2 + x_3) \end{aligned}$$

## Beispiel (Forts.)




## Beispiel (Forts.)


Alternative Schaltung:



## Flimmerschaltung



## DAG-Darstellung



## 2. Spezifische Schaltnetze und ihre Verbesserung

- Entwurf von Schaltnetzen
- Multiplexer und verwandte Bausteine
- Addiernetze
- Vereinfachung von Schaltnetzen
- Fehlerdiagnose von Schaltnetzen

## Realisierung auf Transistorebene





Figure 3-1. (a) A transistor inverter. (b) A NAND gate. (c) A NOR gate.

## Nand und Nor



**Satz:** Nand und Nor sind funktional vollständig.

## Realisierung der Funktion $e$ (Euler-Kreis)

Ein Graph heißt **zusammenhängend**, falls jeder Knoten von jedem anderen durch einen Pfad erreichbar ist.

Der **Grad** eines Knoten stellt die Anzahl der von dem Knoten ausgehenden Kanten dar.


**Satz:**

Ein zusammenhängender Graph mit 5 Knoten hat einen Euler-Kreis gdw. jeder Knoten den Grad 2 oder 4 hat.


## Test auf geraden Grad

“Knoten 1 hat Grad 2 oder 4” darstellbar als



$$\overline{x_1} \leftrightarrow x_2 \leftrightarrow x_3 \leftrightarrow x_4 \wedge (x_1 \vee x_2 \vee x_3 \vee x_4)$$




## Gesamtes Schaltnetz für e



## Xor




## 2-MUX (Prinzip)




$y_1$	$y_2$	$z$
0	0	$x_0$
0	1	$x_1$
1	0	$x_2$
1	1	$x_3$


## Allgemeiner MUX-Aufbau




## 1-MUX



## Realisierung eines 2-MUX




## Systematische Konstruktion des 2-MUX





## Top-Down-Multiplexer-Entwurf



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.13

## MUX zur Realisierung Boolescher Funktionen

Betrachte:


$x_1$	$x_2$	$x_3$	$f$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.14

## Realisierung einer Funktion

$f$  dargestellt in alleiniger Abhängigkeit von  $x_1$  und  $x_2$ :




©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.

## Hardware-Lookup


$$f(x_1, x_2, x_3) = m_3 + m_4 + m_5 + m_6.$$



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.


## 1-DeMUX



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.17


## Allgemeiner Aufbau eines DeMUX



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.


## 2-DeMUX



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.18

## $2 \times 4$ -Decoder




©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.


## 4 × 2-Encoder

$x_0$	$x_1$	$x_2$	$x_3$	$y_0$	$y_1$
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1



## Realisierung Boolescher Funktionen (2)

### 2. mittels Decoder:



## Realisierung Boolescher Funktionen (1)

Beispiel:

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1\bar{x}_2\bar{x}_3\bar{x}_4 + \bar{x}_1x_2\bar{x}_3x_4 + x_1x_2x_3x_4 + x_1\bar{x}_2x_3\bar{x}_4$$

1. mittels MUX: siehe oben


## Realisierung Boolescher Funktionen (3)

### 3. mittels Kombination von Decoder und MUX:


Es gibt 4 Input-Kombinationen, für welche  $f = 1$  gilt:

$$x_1x_2 = 00 \text{ und } x_3x_4 = 00, \quad x_1x_2 = 01 \text{ und } x_3x_4 = 01,$$

$$x_1x_2 = 11 \text{ und } x_3x_4 = 11, \quad x_1x_2 = 10 \text{ und } x_3x_4 = 10.$$




## Halbaddierer




## Addiernetz für zwei 4-stellige Dualzahlen

asynchrones (Parallel-) Addiernetz, Ripple-Carry-Adder:



## Volladdierer




$$U_1 = x \cdot y$$

$$R_1 = x \oplus y$$


$$U_2 = (x \oplus y) \cdot u$$

$$R_2 = (x \oplus y) \oplus u$$


## n-stelliges Addiernetz




# Carry-Bypass-Addiernetz




# Carry-Save-Addiernetz




# Carry-Select-Addiernetz



# Prinzip der Carry-Save-Addition



## Wallace-Tree



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.33

## Vereinfachung Boolescher Funktionen

Beispiel 1:

$$\begin{aligned}
 f(x_1, x_2, x_3) &= \bar{x}_1 x_2 x_3 + x_1 x_2 x_3 \\
 &= (\bar{x}_1 + x_1) x_2 x_3 \\
 &= x_2 x_3
 \end{aligned}$$


Beispiel 2:

$$\begin{aligned}
 f(x_1, x_2, x_3, x_4) &= x_1 \bar{x}_2 x_3 x_4 + x_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 x_3 x_4 + \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 x_3 x_4 \\
 &= x_1 \bar{x}_2 x_4 + x_1 x_3 x_4 + \bar{x}_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 x_4 \\
 &= \bar{x}_2 x_4 + x_1 x_3 x_4 + \bar{x}_2 \bar{x}_3 x_4
 \end{aligned}$$

©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.34

## Karnaugh-Diagramme für $n = 3, 4$




©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.

## Beispiel


$$f = x_1 \bar{x}_2 x_3 x_4 + x_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 x_3 x_4 + \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 x_3 x_4$$



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 2.

## Beispiel (Forts.)




**Ergebnis:**  $f = \bar{x}_2x_4 + x_1x_3x_4$

## Ausnutzung von Don't Cares

$x$	$x_1$	$x_2$	$x_3$	$x_4$	$f$
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	1
A	1	0	1	0	0
B	1	0	1	1	0
C	1	1	0	0	0
D	1	1	0	1	0
E	1	1	1	0	0
F	1	1	1	1	1


## Weiteres Beispiel

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1\bar{x}_2\bar{x}_3\bar{x}_4 + x_1\bar{x}_2\bar{x}_3\bar{x}_4 + \bar{x}_1x_2\bar{x}_3x_4 + x_1x_2\bar{x}_3x_4 + \bar{x}_1x_2x_3x_4 + x_1x_2x_3x_4 + \bar{x}_1\bar{x}_2x_3\bar{x}_4 + x_1\bar{x}_2x_3\bar{x}_4$$



**Vereinfachte Form:**  $f = x_2x_4 + \bar{x}_2\bar{x}_4$

## Ausnutzung von Don't Cares (Forts.)



**Ergebnis:**  $f(x_1, x_2, x_3, x_4) = x_1 + \bar{x}_3x_4$

## Bsp. zum Quine/McCluskey-Verfahren (1)

$$f = \bar{x}_1\bar{x}_2\bar{x}_3\bar{x}_4 + \bar{x}_1x_2\bar{x}_3\bar{x}_4 + \bar{x}_1x_2x_3\bar{x}_4 + x_1\bar{x}_2x_3\bar{x}_4 + x_1\bar{x}_2x_3x_4 + x_1x_2\bar{x}_3\bar{x}_4 + x_1x_2\bar{x}_3x_4 + x_1x_2x_3\bar{x}_4$$

Minterme gemäß Anzahl der Negationen:

Gruppe	Minterm	einschlägiger Index	Dezimaldarstellung des Index
1	$x_1\bar{x}_2x_3x_4$	1011	11
	$x_1x_2\bar{x}_3x_4$	1101	13
	$x_1x_2x_3\bar{x}_4$	1110	14
2	$\bar{x}_1x_2x_3\bar{x}_4$	0110	6
	$x_1x_2\bar{x}_3\bar{x}_4$	1100	12
3	$\bar{x}_1x_2\bar{x}_3\bar{x}_4$	0100	4
4	$\bar{x}_1\bar{x}_2\bar{x}_3\bar{x}_4$	0000	0

## Bsp. zum Quine/McCluskey-Verfahren (2)

Nach (erster) Anwendung der Resolutionsregel:

Gruppe	Implikant	Index	Minterm-Nummern
1	$x_1\bar{x}_2x_3x_4$	1011	11
	$x_2x_3\bar{x}_4$	*110	6, 14
	$x_1x_2\bar{x}_3$	110*	12, 13
	$x_1x_2x_4$	11*0	12, 14
2	$\bar{x}_1x_2\bar{x}_4$	01*0	4, 6
	$x_2\bar{x}_3\bar{x}_4$	*100	4, 12
3	$\bar{x}_1\bar{x}_3\bar{x}_4$	0*00	0, 4

Alle Primimplikanten:

Gruppe	Implikant	Index	Minterm-Nummern
1	$x_1\bar{x}_2x_3x_4$	1011	11
	$x_1x_2\bar{x}_3$	110*	12, 13
	$x_2\bar{x}_4$	*1*0	4, 6, 12, 14
3	$\bar{x}_1\bar{x}_3\bar{x}_4$	0*00	0, 4

## Bsp. zum Quine/McCluskey-Verfahren (3)

Implikationsmatrix:

Primimplikant	Minterm	0	4	6	11	12	13	14
$x_1\bar{x}_2x_3x_4$		0	0	0	1	0	0	0
$x_1x_2\bar{x}_3$		0	0	0	0	1	1	0
$x_2\bar{x}_4$		0	1	1	0	1	0	1
$\bar{x}_1\bar{x}_3\bar{x}_4$		1	1	0	0	0	0	0

Kostengünstigste Darstellung:

$$x_1\bar{x}_2x_3x_4 + x_1x_2\bar{x}_3 + x_2\bar{x}_4 + \bar{x}_1\bar{x}_3\bar{x}_4$$

## Schaltungsabhängige Fehlerdiagnose

Beispiel:

$$f(x_1, x_2, x_3) = \bar{x}_1x_2x_3 + x_1\bar{x}_2x_3 + x_1x_2x_3$$


Annahmen:

- Es tritt im gegebenen Schaltnetz höchstens ein Fehler auf;
- der Defekt, welcher einen Fehler verursacht, ist ein gerissener Verbindungsdraht.

Hier: **0-Verklemmung** bzw. **Stuck-at-Zero-Fault**



## DAG mit Draht-Nummern



## Fehlermöglichkeiten (Ausfalltafel)

$x_1$	$x_2$	$x_3$	$f_1$	$f_2$	$f_3$	$f_4$	$f_5$	$f_6$	$f_7$	$f_8$	$f_9$
0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0
0	1	1	1	0	1	1	0	1	1	1	0
1	0	0	0	0	0	0	0	0	0	0	0
1	0	1	1	1	0	1	1	1	0	1	1
1	1	0	0	0	0	0	0	0	0	0	0
1	1	1	1	1	1	1	0	1	1	1	0
$x_1$	$x_2$	$x_3$	$f_{10}$	$f_{11}$	$f_{12}$	$f_{13}$	$f_{14}$	$f_{15}$	$f_{16}$	$f_{17}$	$f_{18}$
0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0
0	1	1	1	1	0	1	1	0	1	0	1
1	0	0	0	0	0	0	0	0	0	0	0
1	0	1	0	1	1	0	1	1	0	0	1
1	1	0	0	0	0	0	0	0	0	0	0
1	1	1	1	0	1	1	0	1	1	1	0

## Darstellungen der $f_i$

$$\begin{aligned}
 f_1 &= \bar{0} \cdot x_2 x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 = x_2 x_3 + x_1 x_3 \\
 f_2 &= 0 \cdot x_2 x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 = x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 = x_1 x_3 \\
 f_3 &= \bar{x}_1 x_2 x_3 + x_1 x_2 x_3 = x_2 x_3 \\
 f_4 &= \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 \\
 f_5 &= x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 = x_1 x_3 \\
 f_6 &= \bar{x}_1 x_2 x_3 + x_1 x_3 \\
 f_7 &= x_2 x_3 \\
 f_8 &= \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 \\
 f_9 &= x_1 x_3 \\
 f_{10} &= x_2 x_3 \\
 f_{11} &= \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 \\
 f_{12} &= 0 \cdot x_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 = x_1 x_3 \\
 f_{13} &= x_2 x_3 \\
 f_{14} &= \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3 \\
 f_{15} &= x_1 x_3 \\
 f_{16} &= x_2 x_3 \\
 f_{17} &= x_1 x_2 x_3 \\
 f_{18} &= \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 x_3
 \end{aligned}$$

## Ausfallmatrix

Es gilt:

$$\begin{aligned}
 f_1 &= f_6 \\
 f_2 &= f_5 = f_9 = f_{12} = f_{15} \\
 f_3 &= f_7 = f_{10} = f_{13} = f_{16} \\
 f_4 &= f_8 = f_{11} = f_{14} = f_{18}
 \end{aligned}$$

$x_1$	$x_2$	$x_3$	$f_1$	$f_2$	$f_3$	$f_4$	$f_{17}$
0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	1	1	0	1	1	0
1	0	0	0	0	0	0	0
1	0	1	1	1	0	1	0
1	1	0	0	0	0	0	0
1	1	1	1	1	1	0	1


## Fehlermatrix

Zeilen-Nr.	$x_1$	$x_2$	$x_3$	$f \leftrightarrow f_1$	$f \leftrightarrow f_2$	$f \leftrightarrow f_3$	$f \leftrightarrow f_4$	$f \leftrightarrow f_{17}$
0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0
2	0	1	0	0	0	0	0	0
3	0	1	1	0	1	0	0	1
4	1	0	0	0	0	0	0	0
5	1	0	1	0	0	1	0	1
6	1	1	0	0	0	0	0	0
7	1	1	1	0	0	0	1	0

## 4. Schaltungen mit Delays (Schaltwerke)

- Delays für die Taktung von Schaltnetzen
- Addierwerke
- Latches und Flip-Flops
- (Halbleiter-)Speicher


## Delay




(1) **Arbeitsphase:** Der Inhalt von S wird „nach rechts“ abgegeben; er steht als Signal  $y_i$  zur Verfügung. Ein Signal  $x_i$  wird in V „abgelegt“. V und S sind durch eine Sperre getrennt.

(2) **Setzphase:** Eine zentrale Synchronisation (die Clock, welche Taktimpulse erzeugt) hebt die Sperre kurzzeitig auf und bewirkt dadurch die Abgabe des Inhalts von V an S.


## 4-Bit-Ringzähler




## 4-Bit-Ringzähler mit Delays




## Flimmerschaltung (ok mit Delay)




## Addierwerk (Organisationsplan)




## $n$ -stelliges Register



## 4-Bit-Parallel-Addierwerk (Ripple-Carry-Adder mit Delays)



## 4-Bit-Serien-Addierer




## Arbeitsweise (Beispiel)

Aufgaben: 13+11, 10+12, 15+15, 9+10, 0+0

Zeile	S	U	Puffer-Inhalt dual				Puffer-Inhalt dezimal				Akku-Inhalt dual				Akku-Inhalt dezimal				Schritt		
			P <sub>3</sub>	P <sub>2</sub>	P <sub>1</sub>	P <sub>0</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	A <sub>0</sub>			
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
2	1	0	1	1	0	1	1	0	1	1	0	1	1	0	1	1	0	1	1	11	1
3	1	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	22	2
4	1	1	0	1	0	0	1	0	0	1	0	0	1	0	0	1	0	0	0	20	3
5	1	1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	16	4
6	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	24	5
7	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	12	1
8	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	22	2
9	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	15	1
10	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	16	2
11	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	30	3
12	1	0	1	0	0	0	0	1	0	0	0	1	0	0	0	0	1	0	0	10	1
13	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	19	2
14	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
15	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	2

## 4-Bit-von Neumann-Addierwerk




## Fan-In-Problem bei Delay-Eingängen (1)

$$f(S, I, R) := \begin{cases} I & \text{falls } S = 0 \\ R & \text{falls } S = 1 \end{cases}$$

S	I	R	f	Output
0	0	0	0	I
0	0	1	0	I
0	1	0	1	I
0	1	1	1	I
1	0	0	0	R
1	0	1	1	R
1	1	0	0	R
1	1	1	1	R

## Fan-In-Problem bei Delay-Eingängen (2)



## Clocks





Figure 3-21. (a) A clock. (b) The timing diagram for the clock. (c) Generation of an asymmetric clock.

## Organisation eines kombinierten Addier-/Subtrahierwerks



## Prinzip des NOR-Latches




Figure 3-22. (a) NOR latch in state 0. (b) NOR latch in state 1. (c) Truth table for NOR.

## Getaktetes SR Latch




Figure 3-23. A clocked SR latch.

## Prinzip eines Pulsgenerators




Figure 3-25. (a) A pulse generator. (b) Timing at four points in the circuit.

## Getaktetes D Latch




Figure 3-24. A clocked D latch.

## D Flip-Flop




Figure 3-26. A D flip-flop.

## D Latches und Flip-Flops




Figure 3-27. D latches and flip-flops.

## Zwei D-Flip-Flops und ein 8-bit Register




Figure 3-28. (a) Dual D flip-flop. (b) Octal flip-flop.

## 4x3 Speicher




Figure 3-29. Logic diagram for a  $4 \times 3$  memory. Each row is one of the four 3-bit words. A read or write operation always reads or writes a complete word.

## (Invertierender) Schalter




Figure 3-30. (a) A noninverting buffer. (b) Effect of (a) when control is high. (c) Effect of (a) when control is low. (d) An inverting buffer.



## Organisation eines 4Mbit Speicherchips





Figure 3-31. Two ways of organizing a 4-Mbit memory chip.

## Prinzip eines 4MBit DRAM Speichers



## RAM-Speicher

RAM = **R**andom **A**ccess **M**emory

- SRAM (**S**tatic RAM)
  - Verwendung von Flip-Flops/Latches (wie Folie “4x3 Speicher”)
  - sehr schnell (<10ns Zugriffszeit)
  - Verwendung als **2-level Cache**.
- DRAM (**D**ynamic RAM)
  - Pro Speicherzelle 1 Transistor und 1 Kondensator
  - dadurch hohe Speicherdichte und geringe Kosten
  - Speicherinhalte müssen “aufgefrischt” werden
  - langsamer als SRAM (ca. 50ns Zugriffszeit)
  - Verwendung als **Hauptspeicher**

## 5. Darstellung von Zahlen/Zeichen im Rechner

- Darstellung ganzer Zahlen, insbes. Komplementdarstellungen
- Darstellung von Gleitkomma-Zahlen
- Multiplikation
- Darstellung alphanumerischer Daten

## Komplementdarstellungen

Sei  $x = (x_{n-1}, \dots, x_0)_2 \in B^n$  eine  $n$ -stellige Dualzahl.

(i)  $K_1(x) := (1 \leftrightarrow x_{n-1}, \dots, 1 \leftrightarrow x_0)_2$  heißt *Einer-Komplement* von  $x$ .

(ii)  $K_2(x) := (1 \leftrightarrow x_{n-1}, \dots, 1 \leftrightarrow x_0)_2 + 1 = K_1(x) + 1$  (modulo  $2^n$ ) heißt *Zweier-Komplement* von  $x$ .

**Beispiel:**  $x = 10110010$ :

$$K_1(x) = 01001101$$

$$K_2(x) = 01001110$$

## Darstellung ganzer Zahlen

Bisher wurden nur natürliche Zahlen betrachtet. Wie sollte man ganze Zahlen darstellen?

Der konzeptionell einfachste Ansatz:

Dualdarstellung wie bisher plus Vorzeichen-Bit  
 $0 = +, 1 = -, \text{Bsp. } +5 = 0101, -5 = 1101$

**Nachteile:** 0 hat zwei Darstellungen und man braucht sowohl Addier- als auch Subtrahierwerk:

1.	$+x, +y$	$x + y$	Add.
2.	$-x, -y$	$-(x + y)$	Add.
3.	$+x, -y$ ( $x \geq y$ )	$x - y$	Subtr.
	$-x, +y$ ( $y \geq x$ )	$y - x$	Subtr.
4.	$+x, -y$ ( $x < y$ )	$-(y - x)$	Subtr.
	$-x, +y$ ( $y < x$ )	$-(x - y)$	Subtr.

## Alternative Darstellungen ganzer Zahlen

Darstellung in Dezimalnotation		Bitfolge
Vorz./Betrag	$K_1$	
	$K_2$	
+0	+0	0000
+1	+1	0001
+2	+2	0010
+3	+3	0011
+4	+4	0100
+5	+5	0101
+6	+6	0110
+7	+7	0111
-0	-0	1000
-1	-1	1001
-2	-2	1010
-3	-3	1011
-4	-4	1100
-5	-5	1101
-6	-6	1110
-7	-7	1111

## BCD-Code

**B**inary **C**oded **D**ecimal

Ziffern werden einzeln mit 4 Bits als Dualzahl dargestellt.

**Beispiel:**  $4739 = 0100\ 0111\ 0011\ 1001$

6 Bitmuster ungenutzt, erlaubt Darstellung der Vorzeichen:  
z.Bsp.  $+$  = 1010 und  $-$  = 1011

**Nachteil:** erschwerte Addition.

**Beispiel:**  $4739 + 1287 = 6026$

0100	0111	0011	1001	
0001	0010	1000	0111	
0101	1001	1100	0000	

z.Bsp. Fehler bei der letzten Stelle wegen des Übertrags.

## Festkomma-Darstellung

- Komma **rechts** von der Stelle mit dem niedrigsten Wert:  
Ein  $n$ -Bit Wort  $(x_{n-1}, \dots, x_0)_2$  stellt dann die Zahl

$$z = \sum_{i=0}^{n-1} x_i \cdot 2^i \text{ dar.}$$

- Komma **links** von der Stelle mit dem höchsten Wert:  
Ein  $n$ -Bit Wort  $(x_1, \dots, x_n)_2$  stellt dann die Zahl

$$z = \sum_{i=1}^n x_i \cdot 2^{-i} \text{ dar.}$$

- Allgemein stellt eine Bitfolge  $(x_{n-1}, \dots, x_1, x_0, x_{-1}, \dots, x_{-m+1}, x_{-m})_2$ , falls der Punkt **rechts** von der Stelle  $x_0$  angenommen wird, die Zahl

$$x = \sum_{i=-m}^{n-1} x_i 2^i \text{ dar.}$$

## BCD-Code (2)

Korrektur: 6 aufaddieren bei jedem Übertrag und bei jeder ungültigen BCD-Darstellung:

0101	1001	1100	0000	
			0110	
0101	1001	1100	0110	
			0110	
0101	1010	0010	0110	
			0110	
0110	0000	0010	0110	
6	0	2	6	

## Gleitkomma-Darstellung

- Jede Zahl  $z$  wird in der Form  $z = \pm m \times b^{\pm d}$  dargestellt mit  $m$  **Mantisse**,  $d$  **Exponent**,  $b$  **Basis** für den Exponenten.

- Die Basis ist für alle auftretenden Exponenten die gleiche; daher rechnerinterne Darstellung einer Gleitkomma-Zahl:

$$(\pm m, \pm d)$$

- Eine Gleitkomma-Zahl der Form  $\pm m \cdot b^{\pm d}$  heißt **normalisiert**, falls gilt:

$$\frac{1}{b} \leq |m| < 1$$

Im Fall  $b = 2$  (als Basis für Exponent *und* Mantisse) folgt hieraus unmittelbar

$$\frac{1}{2} \leq |m| < 1$$

## Multiplikation

Schulmethode:

Sei  $x$  der Multiplikand,  $y = (y_{n-1}, \dots, y_0)$  der Multiplikator, dann ist

$$\begin{aligned} x \cdot y &= x \cdot y_0 + x \cdot y_1 \cdot 2 + x \cdot y_2 \cdot 2^2 + \dots + x \cdot y_{n-1} \cdot 2^{n-1} \\ &= \sum_{i=0}^{n-1} x \cdot y_i \cdot 2^i \end{aligned}$$


In der Praxis ist es sinnvoll, jeden Term der Form  $x \cdot y_i \cdot 2^i$  zu addieren, sobald er generiert wurde:

$$x \cdot y = (\dots ((x \cdot y_0 + x \cdot y_1 \cdot 2) + x \cdot y_2 \cdot 2^2) \dots + x \cdot y_{n-1} \cdot 2^{n-1})$$


## Carry-Save-Multiplikation (1)

				$x_3$	$x_2$	$x_1$	$x_0$	$x$
				$\times y_3$	$y_2$	$y_1$	$y_0$	$y$
0	0	0	0	$x_3y_0$	$x_2y_0$	$x_1y_0$	$x_0y_0$	$M_1$
0	0	0	$x_3y_1$	$x_2y_1$	$x_1y_1$	$x_0y_1$	0	$M_2$
0	0	$x_3y_2$	$x_2y_2$	$x_1y_2$	$x_0y_2$	0	0	$M_3$
0	$x_3y_3$	$x_2y_3$	$x_1y_3$	$x_0y_3$	0	0	0	$M_4$

## Schaltung zur Multiplikation



## Carry-Save-Multiplikation (2)



## Regeln für das Rechnen mit Gleitkomma-Zahlen

Seien  $x = m_x \cdot 2^{d_x}$ ,  $y = m_y \cdot 2^{d_y}$ :

$$x + y = (m_x \cdot 2^{d_x - d_y} + m_y) \cdot 2^{d_y} \text{ falls } d_x \leq d_y$$

$$x - y = (m_x \cdot 2^{d_x - d_y} - m_y) \cdot 2^{d_y} \text{ falls } d_x \leq d_y$$

$$x \cdot y = (m_x \cdot m_y) \cdot 2^{d_x + d_y}$$

$$x : y = (m_x : m_y) \cdot 2^{d_x - d_y}$$


## 8-Bit ASCII Code

Bits	7654	P000	P001	P010	P011	P100	P101	P110	P111
3210									
0000		NULL	DC0		0	@	P	,	p
0001		SOM	DC1	!	1	A	Q	a	q
0010		EOA	DC2	"	2	B	R	b	r
0011		EOM	DC3	#	3	C	S	c	s
0100		EOT	DC4	\$	4	D	T	d	t
0101		WRU	ERR	%	5	E	U	e	u
0110		RÜ	SYNC	&	6	F	V	f	v
0111		BELL	LEM	'	7	G	W	g	w
1000		FE	S0	(	8	H	X	h	x
1001		HT/SK	S1	)	9	I	Y	i	y
1010		LF	S2	*	:	J	Z	j	z
1011		V/TAB	S3	+	;	K	[	k	
1100		FF	S4	,	<	L	\	l	ACK
1101		CR	S5	-	=	M	]	m	UC
1110		SO	S6	.	>	N	^	n	ESC
1111		SI	S7	/	?	O	←	o	DEL


## 6. Programmierbare Logische Arrays (PLAs)

- Aufbau von PLAs
- Programmierung von PLAs
- Faltung von PLAs
- Anwendung 1: ROMs
- Anwendung 2: Mikroprogrammierung

## Ein Gitterpunkt




## Aufbau eines PLAs




## Bausteintypen


Identer




Addierer




Multiplizierer




Negat-Multiplizierer



## Realisierung der Bausteintypen



## PLA-Schema zum Beispiel



## Ein Beispiel

- $n = 5$  Inputs an der linken Seite
- $m = 5$  Outputs an der rechten Seite
- $k = 4$  Spalten


Es soll

$F : B^3 \rightarrow B^2$ , definiert durch


$$F(x, y, z) := (\underbrace{\bar{y}z + xyz}_u, \underbrace{xz + xy\bar{z}}_v)$$

realisiert werden.


## Realisierung




## Allgemeiner PLA-Aufbau



## Punkt-orientierte PLA-Darstellung



## Zur Programmierung von PLAs




Baustein-Typ	s	t	v	u
0	0	0	x	y
1	0	1	x	x + y
2	1	0	x · y	y
3	1	1	x · $\bar{y}$	y

Daraus liest man ab:  $u = y + \bar{s}tx$      $v = \bar{s}x + sx(t \leftrightarrow y)$

## Faltung von PLAs

PLA für eine Funktion  $F : B^5 \rightarrow B^3$ :







## Überdeckungsmatrix

	A	B	C	D	E	F
1 $x_1$	1	1				
2 $\bar{x}_1$				1		
3 $x_2$		1				
4 $\bar{x}_2$					1	
5 $x_3$			1	1		
6 $\bar{x}_3$		1				
7 $x_4$			1	1		
8 $\bar{x}_4$					1	1
9 $x_5$				1		
10 $\bar{x}_5$					1	1


## Faltung der Und-Ebene




## Matrix nach Zeilenüberlagerung




## Block-Faltung




## Bedingte Faltung




## Beispiel eines ROM




## Bedingte Block-Faltung



## Auswahl einer Adresse




## PLA als ROM



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 6:21


## Schaltwerkrealisierung durch ein PLA



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 6:22


## Prinzip eines sequentiellen Rechners



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 6:


## Beispiel: dreistelliger Ringzähler im Gray-Code



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 6:


# Prinzip eines Addierers bei Verwendung eines PLAs




## 8. Organisationsplan eines von Neumann-Rechners

- Struktur eines von Neumann-Rechners
- Struktur und Arbeitsweise einer CPU
- Speicher
- Busse
- I/O

## Struktur einer CPU



## Struktur eines von Neumann-Rechners



## Charakteristika des von Neumann-Rechners

1. Zu jedem Zeitpunkt führt die CPU *genau einen Befehl* aus, und dieser kann (höchstens) *einen* Datenwert bearbeiten (**SISD-Prinzip**).
2. Alle Speicherworte (d. h. Inhalte der Speicherzellen) sind als Daten, Befehle oder Adressen brauchbar. Die jeweilige Verwendung richtet sich nach dem momentanen Kontext.
3. Da **Daten und Programme nicht in getrennten Speichern** untergebracht werden, besteht grundsätzlich keine Möglichkeit, die Daten vor ungerechtfertigtem Zugriff zu schützen.

## Fetch/Execute-Zyklus

2-Phasen-Konzept der Befehlsverarbeitung:

1. In der *Fetch-Phase* wird der Inhalt von PC nach MAR gebracht und der Inhalt dieser Adresse aus dem Speicher über MBR nach IR geholt. Der Rechner geht jetzt davon aus, *dass* es sich um einen Befehl handelt.  
Der Decoder erkennt, um *welchen* Befehl und um *welchen* Befehlstyp es sich handelt und veranlaßt ggf. die Bereitstellung von Operanden.  
Schließlich muss der Inhalt von PC aktualisiert werden.
2. In der darauf folgenden *Execution-Phase* erfolgt die Befehlsausführung sowie eine Initiierung der Fetch-Phase für den nächsten Befehl.

©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 8.5


## Fetch-Phase

```
MAR ← PC;
MBR ← <MAR>;
IR ← MBR;
decodiere IR;
falls kein Sprungbefehl
dann { stelle Operanden bereit; PC ← PC + 1 }
sonst PC ← Sprungzieladresse;
```

©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 8.6

## Speicherhierarchie



©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 8

## Beispiel einer Cache-Hierarchie





Figure 4-37. A system with three levels of cache.

©G Lakemeyer, W Oberschelp, G Vossen

Rechnerstrukturen 8


## Organisation einer I/O-Einheit



3 Arten der Datenübertragung:


- programmierter I/O
- interrupt-gesteuerter I/O
- Direct Memory Access

## Busse am Beispiel des Pentium II



**Figure 3-50.** Architecture of a typical Pentium II system. The thicker buses have more bandwidth than the thinner ones.

## Direct Memory Access (DMA)



**Figure 5-32.** A system with a DMA controller.

## Klassifikation der von Neumann-Rechner

Anhand der **Leistungsfähigkeit**:

- PCs
- Workstations
- Großrechner (Mainframes)

Anhand des **Maschinenbefehlssatzes**:

- CISC-Rechner
- RISC-Rechner

## Probleme von CISC-Prozessoren

1. Der **von Neumannsche Flaschenhals** verhindert, dass die Geschwindigkeit, mit welcher auf einen Speicher zugegriffen werden kann, mit der einer CPU vergleichbar ist.
2. Eine Reihe von Instruktionen bzw. Kombinationen von Instruktion und Adressierungsart wird nur in speziellen Anwendungen verwendet; dennoch muss der entsprechende Mikrocode vorgesehen werden.
3. Die **Mikroprogrammierung des Steuerwerks** ist langsamer als eine fest verdrahtete Steuerung.

## Einfaches Befehlsphasen-Pipelining

instruction fetch	data fetch	execute	result write		
	instruction fetch	data fetch	execute	result write	
		instruction fetch	data fetch	execute	result write

## Merkmale von RISC-Prozessoren

- Der Befehlssatz umfasst i.a. nur **wenige Instruktionen sowie Adressierungsarten**;
- durch Beschränkung auf elementare Grundfunktionen können die meisten Befehle innerhalb von **einem Maschinen-Zyklus** ausgeführt werden;
- auf den Hauptspeicher wird nur mit speziellen **Load- und Store-Befehlen** zugegriffen („Load/Store-Architektur“);
- die Befehlsausführung wird unterstützt durch zusätzliche Hardware wie etwa eine große Anzahl von Registern;
- der Befehlsdecodierer bzw. das **Steuerwerk ist fest verdrahtet**;
- zur Unterstützung einer schnellen Befehls- und Operanden-Decodierung haben **alle Instruktionen ein festes Format**.

## Superpipelining

instruction fetch	instruction decode	op 1 fetch	op 2 fetch	execute	result write		
	instruction fetch	instruction decode	op 1 fetch	op 2 fetch	execute	result write	
		instruction fetch	instruction decode	op 1 fetch	op 2 fetch	execute	result write



## Superskalar-Architektur

instruction fetch	data fetch	execute	result write		
instruction fetch	data fetch	execute	result write		
	instruction fetch	data fetch	execute	result write	
	instruction fetch	data fetch	execute	result write	
		instruction fetch	data fetch	execute	result write
		instruction fetch	data fetch	execute	result write

## Alternativen zum von Neumann-Konzept

### *Flynn-Klassifikation:*

- Single Instruction — Single Data: SISD
- Single Instruction — Multiple Data: SIMD
- Multiple Instruction — Single Data: MISD
- Multiple Instruction — Multiple Data: MIMD